Conservatoire national des arts et métiers
Architectures des systèmes informatiques
CHAPITRE 13
Les processeurs de traitement du signal
Année 2002-2003

Suite N°2...

13.6 DES SYSTÈMES POUR LE TRAITEMENT DU SIGNAL

Avertissement :

Les alinéas suivants sont rédigés dans la perspective de systèmes opérationnels complets de traitement du signal. Souvent, leur fonction est d'identifier un ou des faits significatifs dans une très grande quantité de données. En ce sens, ils sont très différents de ce que l'on trouve en matière de surveillance et de commande pour un processus industriel où les liaisons sont faites par des réseaux ou bus de terrain.

Les systèmes envisagés ici prennent le signal à sa source et le transforment en plusieurs étapes. La première étape capte une énergie provenant de capteurs, l'amplifie si besoin est et la convertit en valeurs numériques. Le premier traitement est simple et a un débit élevé, il est fortement lié au temps. Le ou les traitements ultérieurs dépendent de moins en moins du temps, leurs débits décroissent et leur complexité augmente.

Les capacités en mémoire et les débits mentionnés ci-dessus sont des ordres de grandeur relatifs aux matériels disponibles. Une grande spécialisation apporte souvent un grand débit.

Cette chaîne est aussi bien celle d'un sonar, d'un radar, que celle d'un traitement d'événements nucléaires. Un grand collisionneur de hadrons entrera en fonction au CERN en 2005. Selon les informations disponibles, les détecteurs débiteront 130 Go/s. Deux filtres successifs réduiront les données utiles à un débit de 1 Go/s. Les traitements informatiques seront faits ensuite sur des paquets de données de 1 Mo chacun.

Le point commun à tous ces processus est leur très forte dépendance vis-à-vis du temps en début de chaîne, elle s'atténue ensuite. C'est une différence majeure par rapport à la plupart des systèmes informatiques usuels. Une autre différence est que les données sont en nombre et cadencées. Les capacités de transport de données ne sont pas là pour alimenter au mieux un processeur mais pour absorber un flot important et parfois variable.

Évolution des types d'architectures composites pour le traitement du signal

Les premières réalisations étaient du type architecture fédérée. Des systèmes indépendants étaient interconnectés par un bus de commande à faible débit et un ordinateur central commandait la répartition des fonctions entre machines. En avionique, c'était la fonction du bus MIL-STD-1553. Des connexions peuvent exister avec d'autres systèmes, p.e. le couplage d'un chaîne de traitement de radar à un système de navigation.

On a construit ensuite les architectures intégrées. La communication entre sous systèmes était faite à grand débit pour pouvoir partager des ressources. On a construit sur ce modèle des machines insensibles aux pannes où un élément défaillant de grande importance était remplacé par un élément de moindre importance. Tous les éléments de ces architectures intégrées sont normalement placés dans un même tiroir ou une même baie.

Très récemment sont apparues les architectures distribuées. Elles utilisent des processeurs en grand nombre, chacun affecté à une tâche. Par exemple, les premiers calculs sont faits dans le capteur.

Exemples

1. L'architecture ci-dessous dite Pave pillar, a été définie au début des années 1980 pour les besoins de l'avionique. Ses propriétés étaient la modularité, la résistance aux pannes et l'ouverture.

2. Plus tard dans les années 1980, le «Advanced on-board signal processor» ou AOSP a été défini pour des applications spatiales. Sa topologie est celle de la maille complète à quatre groupes de bus : verticaux, horizontaux, diagonaux droits et diagonaux gauches comme figuré sur le schéma suivant. La propriété majeure est la grande connectivité. Chaque nœud contient un système d'exploitation pour commander le routage.

3. Une architecture des années 1990 a été définie par la marine américaine sous le nom de «Survivable adaptable fiber optic embedded network» ou SAFENET. C'est un réseau local d'interconnexion de systèmes numériques embarqués. Il utilise les fibres optiques en mode FDDI en anneau double autant pour leur grande bande passante que pour leur insensibilité aux bruits électromagnétiques.

• un nœud défaillant peut être isolé du réseau par un court-circuit interne au nœud,
• un nœud défaillant ou un lien peuvent être isolés par une reconfiguration de l'anneau double en un anneau simple de longueur double. Cette reconfiguration est faite par les deux nœuds adjacents.

13.7 LES ÉVALUATIONS DES DSP

Bancs d'essais

Le MIPS des processeurs est mal adapté aux DSP, il est remplacé par le MAC(s) ou million de  multiplication-accumulation par seconde. Un DSP est jugé sur sa capacité à saturer son ou ses multiplieurs.

La société Berkeley Design Technology, Inc (BDTI) a créé le BDTImark que nous présentons à titre d'exemple. Il est donné pour :

• Pertinent : une évaluation de DSP est faite par des travaux habituels dans les DSP.
• Simple : c'est un indicateur numérique unique.
• Universel : il est applicable à tous les processeurs programmables.
• Transparent : les résultats sont vérifiables par tout un chacun.
• Disponible : par qui le souhaite et gratuitement à http://www.bdti.com

Il est constitué de 11 algorithmes classiques en matière de traitement du signal.
Le résultat est du type temporel proportionnel. Un BDTI de 100 signifie que le test a montré une vitesse d'exécution double d'un BDTI de 50.
 

Limites du banc d'essai.

L'agrégation des résultats produit un nombre unique. Le résultat est une moyenne. Chaque utilisation particulière du DSP s'en écartera plus ou moins.

Les facteurs tels que la mémoire, l'alimentation, le ou les disques et le prix ne sont pas pris en compte.

Les résultats sont obtenus par une programmation directe en assembleur dans le format arithmétique natif du DSP.