Cette annexe contient une vue rétrospective non exhaustive des gammes des deux fabricants dont l'activité a été continue depuis le début des microprocesseurs. Les Mips mentionnés ici et la, sont ceux fournis par le constructeur.
Le microprocesseur, ensemble
des circuits essentiels d'un processeur groupés sur un circuit intégré
unique, a été imaginé par Gordon E. Moore, qui quitta
le laboratoire Livermore pour fonder la société Intel (Integrated
Electronic) avec Fred Noyce en 1968.
Intel Corporation, réalisait des circuits intégrés à la demande. Le microprocesseur à usage (presque) général apparaît en 1971. Il existait alors des microprocesseurs pour l'exécution de tâches très spécialisées.
1971 4004, registres de 4 bits, technique Pmos, gravure à 10 µm, 108 kHz, 2250 transistors, 46 instructions, boitier à 16 broches, 1 k de mémoire de données, 4 k de mémoire d'instructions, 16 registres de 8 bits, 6000 instructions par seconde, 200 dollars l'unité, capacité d'adressage 1 ko. Il est aussi puissant que l'ENIAC. Il fut conçu à la demande de Busicom, fabricant japonais d'horlogerie.
Son format de base était l'arithmétique décimale codée binaire DCB. Ce premier microprocesseur commercial a pour auteurs Ted Hoff, Federico Faggin et Stan Mazor. Intel annonce le premier microcalculateur MCS-4 avec un 4004, une puce ROM 4001, une puce RAM 4002, et une puce de registre à décalage 4003. Il eut une version améliorée, le 4040. Cependant, l'idée de créer un ordinateur accessible à tous n'est pas encore née.
1972 8008 registres de 8 bits, adressage de 16ko (CO sur 14 bits), 3300 transistors, technique Pmos 10 µm à 200 kHz, 6 000 instructions par seconde, boitier à 18 broches, conçu à la demande de Computer Terminal Corporation (plus tard DataPoint) pour commander les écrans cathodiques que fabriquait cette entreprise. Son jeu d'opérations était différent du précédent car il était conçu pour manipuler des octets et non plus des nombres. Intel avait ajouté quelques instructions aux spécifications du client pour en faire un processeur à usages multiples. Il faisait des calculs booléens sur des octets. Il avait 4 drapeaux d'état : retenue (complément) C, zéro Z, parité P, signe S, un accumulateur A, six registres de 8 bits B C D E H L, une pile matérielle pour 8 adresses de retour.
Les 66 codes d'instructions le rendaient proche des plus anciens ordinateurs (la CAB500 en avait 48). L'adressage était soit immédiat soit indexé, l'index était la concaténation de 6 bits du registre H et de 8 bits du registre L.
Les partis qui avaient été pris avaient pour première cause les 18 broches des boîtiers standard, ainsi le bus d'adresse de 8 bits de largeur était multiplexé, poids faible d'abord, poids fort ensuite, provoquant la recherche simultanée de l'octet dans tous les boîtiers mémoires de 256 octets, le boîtier était choisi ensuite par la partie haute de l'adresse.
Il était le processeur du Micral 8 (mai 1973), premier microordinateur intégré car il n'est pas un kit à monter, conçu au départ pour la régulation par François Gernelle et lancé par Truong Trong Thi, qui avait fondé et dirigeait la société Réalisations électriques et électroniques REE.
1974 8080, registres et bus de données de 8 bits, adressage de 64 ko, 4500 transistors, technique Nmos 6 µm à 200 kHz, 64000 instructions par seconde (0,064 Mips), boitier à 40 broches. La compatibilité est totale avec le précédent. Le boîtier de 40 broches simplifie le bus. L'adressage sur 16 bits donne 64 ko de mémoire centrale possible. Il est accompagné du contrôleur d'entrées-sorties et d'interruptions 8228 et d'une horloge 8224. Quelques instructions font intervenir des adresses de 16 bits par l'utilisation de couples de registres BC, DE et HL. L'adressage direct devient possible. Il a une addition sur 16 bits mais ni multiplication ni division. La pile en mémoire a un pointeur de 16 bits. Mais toutes ces extensions ne sont pas symétriques (cela aurait demandé beaucoup plus de transistors). Le mécanisme d'interruptions est original, le périphérique fournit un code opération (cf. § 2.9.2.1).
Le 8080 devient rapidement un standard de l'industrie.
1976 8085, registres de 8 bits, adressage de 64ko, 6500 transistors, technique Nmos 3 µm à 5 MHz, 0,37 Mips. Il a besoin d'une seule alimentation de 5 volt. C'est un 8080 qui intègre le contrôleur d'interruptions (8228) et d'entrées et sorties série et le circuit d'horloge (8224). Deux instructions ont été ajoutées pour accéder au masque d'interruption et pour gérer la voie série. Certains auteurs ont considéré le 8085 comme un microcontrôleur malgré son succès comme unité centrale de micro ordinateurs. D'autres microcontrôleurs ont été fondés sur le 8080, avec parfois de la mémoire morte ou des entrées-sorties plus complexes; par exemple, le 8048 des claviers.
Pour la première fois on voit apparaître des processeurs compatibles concurrents : le plus connu est le Z80, sorti en juillet 1976, de la société Zilog fondée par des anciens d'Intel. Il a un jeu d'instructions plus complet : manipulations de bits et de chaînes de caractères notamment et un dispositif intégré de rafraîchissement de la mémoire, au total 80 instructions de plus que le 8085. Il contient 8500 transistors et fonctionne à 2.5 MHz. Des versions améliorées sortiront plus tard : Z-80B, Z-180, Z-181 et Z-182.
1978 8086, registres de 16 bits, adressage de 1 Mo, 29000 transistors, technique Cmos faible consommation, 3 µm à 4,77 MHz, 0,33 Mips, boîtier à 40 broches. En mai 1978, la production commence, il est annoncé en juin 1978 au prix de 360 dollars. Il sera porté ultérieurement à 8 MHz (0,66 Mips) et 10 MHz.
Selon les auteurs, il a été conçu en trois ans pour les uns, en trois semaines par deux ingénieurs pour les autres !, quand le i432 a été manifestement un échec.
Intel n'était pas le premier à sortir un microprocesseur 16 bits : en 76 étaient apparus des processeurs peu diffusés, le TMS9900 de Texas Instrument, le 9440 successeur du F8 de Fairchild, le LSI11 de DEC, l'IMP 16 processeur en tranches de 4 bits de National Semiconductor.
La compatibilité binaire avec le 8080 disparaît mais quelques moyens sont fournis pour récupérer les sources. L'arithmétique est signée sur 8 et 16 bits, les chaînes sont gérées, les programmes peuvent être relogeables et réentrants. tout en multipliant les performances par un facteur 10. Les registres sont toujours spécialisés bien que les accumulations soient faisables dans tous au lieu du seul accumulateur : BX est un pointeur de base en mémoire, CX est un compteur, DX est un pointeur de données et AX reste seul accumulateur pour certaines instructions (multiplication, division, entrées-sorties). SI et DI sont des index source et destination, SP est le pointeur de pile et BP est le pointeur de base sur la pile. Les modes d'adressages deviennent puissants (possibilité d'ajouter deux registres base et index, et un déplacement) mais lents.
La segmentation dispose de quatre
segments par processus. Chaque segment est limité à 64ko
et nécessite des modèles de compilation pour les langages
évolués. Les registres de segmentation sont difficiles à
manipuler sans passer par la mémoire. Les instructions de mouvement
ne positionnent pas de drapeaux. La virgule flottante est traitée
par un circuit optionnel. Les 40 broches obligent à des acrobaties,
plusieurs broches sont multiplexées. Par exemple, une broche donne
le choix entre deux modes de fonctionnement : minimum et maximum. Le mode
minimum offre un bus d'adresses de 16 bits sans prendre en compte le coprocesseur
optionnel (8087), le 8086 étant alors un super-8080. Le mode maximum
demande un gestionnaire de bus et gère le coprocesseur, la capacité
d'adressage est alors 1 Mo via les segments de 64 Ko mais le bus d'adresse
est multiplexé.
Le mécanisme d'interruption est à 256 niveaux, l'espace d'adressage des entrées-sorties passe à 64 Ko.
Une ébauche de pipeline apparaît avec deux unités opérant simultanément : l'Execution Unit et la Bus Interface Unit qui réalise les accès à la mémoire et anticipe le chargement des instructions. Les gain apporté est de l'ordre de 10%.
Son premier clone sera le V30 de NEC à 8 MHz avec 63000 en 1984.
La même année, Intel produit le contrôleur d'interruptions 8259A.
1979 Seattle Computer Products produit en milieu d'année, la première carte mère basée sur un 8086 et un bus S100.
1979 8088, registres de 16 bits, bus de données de 8 bits, adressage de 1 Mo, 29000 transistors, technique Cmos faible consommation, 3 µm à 4,77 MHz, 0,33 Mips et 40 broches. Il sera porté ultérieurement à 8 MHz (0,75 Mips). C'est une restriction du précédent avec un bus de données multiplexé sur 8 bits, processeur de l'IBM PC. Son premier clone est le V20 de Nec à 8 MHz, produit en 1984, avec 63000 transistors. Le boîtier avait 40 pattes, 20 d'addresses, 8 de données, 19 de commande, une d'horloge, deux de terre, 8 pattes de données et 4 de commandes étaient multiplexées avec 12 pattes d'addresses.
1980 8087, C'est le coprocesseur mathématique des 8086 et 8088. La même année, Intel annonce l'iAPX 432, futur processeur 32 bits.
1981 iAPX432 est présenté au printemps par Intel pour une performance attendue de 2 Mips. Il sera produit en 1982, il gère un espace virtuel de 1 Téra octets. Son jeu d'instructions est conçu pour les langages de haut niveau, tel ADA. Il n'est pas compatible avec la famille x86 et disparaît rapidement.
1981 août IBM annonce l'IBM 5150 PC Personal Computer à New York. Il utilise le 8088, a 64 Ko de RAM, 40 Ko de ROM, une disquette de 5 pouces ¼ de 160 Ko, son système d'exploitation est PC-DOS 1.0. Il coûte 3000 dollars en noir et blanc, 6000 dollars avec un moniteur CGA, 16 couleurs. La même année, le projet iAPX432 est arrêté par Intel.
1982 80186, est une extension du 8086 par intégration sur la puce de ressources supplémentaires d'entrées et sorties : un canal d'accès direct, un contrôleur d'interruptions, une horloge, des compteurs/temporisateurs et un décodage d'adresse pour sélectionner les boîtiers de mémoires. Il a dix instructions nouvelles. Il a eu une vie de micro contrôleur sauf dans le TANDY TRS 2000.
1982 80188, est l'homologue du 80186 vis-à-vis du 8088.
1984 80286, registres de 16 bits, bus de données sur 16 bits, adressage de 16 Mo, 1 Go de mémoire virtuelle, 134000 transistors, technique Cmos faible consommation, 1,5 µm à 6 MHz, 0,9 Mips, son boîtier a 68 broches. En mai 1978, la production commence, il est annoncé au prix de 360 dollars l'unité par quantités de 100. Il sera porté ultérieurement à 10 MHz (1,5 Mips) et 12 MHz (2,66 Mips).
Il peut gérer une mémoire virtuelle segmentée. Il n'y a plus de multiplexage sur le bus. Il a des comportements différents selon deux modes : dans le mode réel il est compatible binaire avec le 8086, dans le mode protégé, ses segments deviennent des sélecteurs dans des tables de descripteurs (jusqu'à 8192 par table), avec une capacité d'adressage de 1 Go pour chaque tâche. Les tâches sont gérées directement par le processeur, ainsi que les protections des segments avec 4 niveaux de privilèges. Encore faut-il que les systèmes d'exploitation utilisent ces ressources ce qui n'est pas le cas du DOS de Microsoft qui est à ses versions 3 sur les 286.
Les fonctions de pipeline sont améliorées, quatre unités opèrent simultanément : l'interface avec le bus (bus unit), le décodeur d'instructions (Instruction Unit), l'unité d'exécution (Execution Unit) et le générateur d'adresses physiques (Address Unit).
Il est le processeur de l'IBM AT (advanced technology).
1985 80287 est le coprocesseur arithmétique du 80286.
1985 80386 est l'extension du 80286, registres, bus, données et adresses sur 32 bits. Intel l'annonce à 16 MHz version 80386DX. Il est composé de 275,000 transistors, technique 1.5 µm. Son prix initial est de 299 dollars. Il adresse 4 Go de mémoire physique et jusqu'à 64 To de mémoire virtuelle. Il reste compatible avec le 8086 dans son mode réel. Il est compatible dans son mode protégé avec le 286. Il exécute ainsi des tâches 16 bits (286) que des tâches 32 bits (386). Un autre type de tâche est par ailleurs introduit : les tâches virtuelles 86, pour exécuter les programmes du 8086 en mode protégé.
Le pipeline est encore augmenté, la plupart des instructions sont exécutées en 2 à 5 cycles d'horloge (suivant qu'un accès mémoire est nécessaire ou non).
Un mécanisme de pagination est intégré au processeur : l'unité de gestion de la mémoire segmente et de pagine. Pour une tâche, l'espace d'adressage virtuel passe à 64 Téra-octets, dans un espace mémoire physique possible de 4 Go.
De nouvelles instructions assez nombreuses manipulent les bits, font des décalages, prennent en compte des facteurs additifs pour la manipulation des tableaux.
La même observation que plus haut sur les systèmes d'exploitation reste valable. Unix est assez aisément disponible sur ces machines.
À la fin de 1986, Zilog sort sans grand succès le Z-80000. Il avait des segments d'adressage de 24 bits, un cache de 256 octets, il fonctionnait en multiprocesseur et avait un pipe line à 6 étages.
1987 80386DX à 20 MHZ et 80387, coprocesseur mathématique de 80386.
1988 80386DX à 25 MHz (5,5 Mips)
80386SX à 16 Mhz (2,5 Mips), son bus de données est réduit à 16 bits. Il coûte 219 dollars l'unité par quantité de 100.
860XR processeur quasi Risc en CHMos IV à 1 µm
1989 80386SX à 20 Mhz (2,5 Mips).
860CA processeur superscalaire exécute deux instructions simultanément.
80386DX à 33 MHz et 80387 refondus.
80486 annoncé et mis en production à 25 MHz (20 Mips) et au prix de 900 dollars. Il est une extension du 80286. Il contient 1,2 millions de transistors, technologie 1 µm. L'opérateur de calcul en virgule flottante jusqu'alors externe et optionnel (8087, 80287, 80387) est intégré dans la puce. Il devient un opérateur qui un accès immédiat aux opérandes. Une nouveauté (chez Intel) apparaît, un cache interne banalisé de 8 Ko. Le pipeline est encore plus détaillé, le décodage est fait en deux étapes, le pipeline a 5 étages : prefetch , decode1, decode2, execute, write back).
Avec une optimisation de l'ordre des instructions et le cache interne, les instructions les plus courantes s'exécutent en un cycle d'horloge dans le meilleur cas.
1990 80387SX nouveau coprocesseur.
80486 à 33 MHz (27 Mips).
80386SL, processeur pour portables à 20 MHz (4,2 Mips), 855000 transistors, technique à 1 µm, registres de 32 bits, bus de 16 bits, à 150 dollars l'unité par quantité de 1000.
Nouvelles versions des 80387 à 16, 20 et 25 MHz. Une décision de justice signifie à Intel que les numéros tels que X86 sont utilisables par toute autre entreprise. Intel décide de nommer ses futurs processeurs différemment.
1991 80486SX à 20 MHz (16,5 Mips), c'est un 486 sans le coprocesseur, prix 258 dollars.
80486 à 50 MHz (41 Mips), technologie 0,8 µm.
80486 à 25 MHz (20 Mips), technologie 0,8 µm.
80486SX à 13 MHz (16 Mips).
80386SL à 25 MHz (5,3 Mips).
Début de l'étude du successeur du Pentium
1992 Nouvelles versions des 80386 : DX2 à 33/66 MHz et SX à 33 MHz
82489DX contrôleur d'interruptions
80486DX2 41 Mips, horloge externe 25 MHz, horloge interne 50-MHz. C'est pour l'essentiel un 25 MHz dont la fréquence interne est doublée.
1993 Spécifications définitives du bus PCI
Pentium. En mars 1993, Intel abandonne la numérotation de ses processeurs. Le motif est juridique car des nombres ne peuvent pas être déposés comme noms de modèles. Il annonce le Pentium, technique BiCMos à 0,8 µm. Il opère sur 32 bits. Pour la première fois, l'essentiel de la puce est consacré à des caches pour les instructions et les données séparément et à des unités d'exécution en pipeline. Le microcode n'occupe plus que 3% de la surface.
Le cache de premier niveau est passé de 8 à 16 Ko. Il est organisé en lignes de 32 octets, deux fois plus que dans le 486 et l'interface de bus est capable de remplir une ligne avec une simple lecture en rafale de quatre morceaux de 64 bits. Le cache des données pratique le «writeback». Un bus de 256 bits sort du cache instruction pour remplir les tampons du «prefetch» (32 octets) en un seul cycle. Le bus d'adresse et les registres restent sur 32 bits.
Le bus de données du processeur a été étendu à 64 bits.
Le processeur a deux unités de calcul entier opérant simultanément. Elles sont alimentées chacune par un pipeline d'instructions, il est donc superscalaire. Les conditions de fonctionnement simultané sont : deux instructions de calcul entier consécutives, pas de dépendance de données entre elles, pas de déplacement ni de valeur immédiate, pas de préfixe, et enfin ne manipulent pas la pile ni ne fassent de comparaison.
L'unité de virgule flottante est alimentée par un pipe line à huit étages, dont cinq sont communs avec les deux pipelines entiers : l'étage write back des unités entières est ici remplacé par X1 (conversion des nombres flottants et écriture dans les registres du FPU), puis on trouve X2 (exécution des opérations arithmétiques), WF (arrondi et writeback) et enfin ER (rapport d'erreurs et mise à jour du statut). Pour pouvoir charger un opérande flottant double précision (64 bits) en un seul cycle, les deux unités entières travaillent de concert (on ne peut donc pas avoir en même temps instructions entières et flottantes). Les deux étages d'exécution ne peuvent pas travailler sur deux instructions différentes à une exception près : l'instruction FXCH (qui échange le sommet de la pile flottante avec un élément plus profond) peut être couplée avec les opérations arithmétiques simples (FADD, FSUB, FMUL, FDIV...)
En moyenne, le Pentium 75, première entrée de gamme est deux à trois fois plus rapide que le prédécesseur 486 DX66. C'est la première fois que le gain apporté par un processeur nouveau est aussi faible, alors que :
1994 Pentium livraison des 60/90 MHz (150 Mips), technologie 0,6 µm BiCMos, 849 dollars l'unité par quantité de 1000.
Pentium livraison des 66/100 MHz (166 Mips), technologie 0,6 µm BiCMos, 995 dollars l'unité par quantité de 1000.
Pentium livraison des 75 MHz (127 Mips), technologie 0,6 µm BiCMos, 3,2 million de transistors.
1995 Pentium 120 MHz (203 Mips), 935 dollars l'unité par quantité de 1000.
Pentium 133 MHz, technologie 0,35 µm, 3,2 million de transistors, 219 Mips, 935 dollars l'unité par quantité de 1000.
Juin 1995, arrêt des livraisons des Pentium 60 et 66 MHz.
1996 Pentium Pro. Il est plus rapide que le précédent. Le Pentium Pro a 5,5 millions de transistors. Il est la sixième génération des processeurs 80x86. Son architecture est nommée P6. Il accentue l'orientation prise par le Pentium en direction des techniques des processeurs Risc, il est lui aussi superscalaire, il a de plus ce que Intel appelle l'exécution dynamique des instructions, la prédiction dynamique des branchements, l'exécution non séquentielle et l'exécution spéculative.
Les instructions de la famille 80x86 sont exécutées non plus par un microprogramme ad'hoc mais par une suite d'opérations simples de type Risc, qu'Intel appelle micro-opérations. Ces instructions Risc sont ensuite distribuées aux unités d'exécution: chargement, déchargement, flottante et entières. Intel nomme cela exécution dynamique. Le processeur peut ainsi être vu en deux couches, une couche basse Risc et une couche haute Cisc.
Un cache secondaire nouveau de 256 Ko de mémoire statique (15,5 millions de transistors) est relié à l'unité centrale par un bus spécial de 64 bits à la même fréquence que celle-ci. Les Pentium à 90 ou 120 MHz ont un bus externe à 60 MHz. Ce bus supplémentaire évite tout conflit sur le ou les autres bus pour l'accès à ce cache.
Le pipeline du Pentium Pro a 14 étages. Il combine décodage des instructions Cisc, appel des instructions Risc et ordonnancement de celles-ci.
1996 Pentium MMX, 4,5 millions de transistors. Il contient un jeu supplémentaire d'instructions (§ 2.2.1) pour le traitement des objets visuels et sonores par une technique de SIMD. Il s'agit de traiter simultanément à l'identique, plusieurs données (4 au plus). Le cache de premier niveau est porté à 32 Ko.
1997 Pentium II, 7,5 millions de transistors. L'architecture P6 est maintenue. La fréquence maximale des produits commerciaux courant 1998 est de 450 MHz.
2000 Pentium IV est profondément renouvelé avec :
On en trouvera les caractéristiques principales à : http://www.intel.com/design/itanium/itanium/ItaniumProdBrief.pdf
Les objectifs propres à cette nouvelle génération paraissent être :
Simplicité
En revenant aux conceptions
initiales des RISC.
Extensibilité
Il contient 128 registres généraux
et 128 registres pour nombres flottants, ce qui apporte des capacités
de type superscalaire importantes.
Parallélisme et adaptation
aux résultats de la compilation par la technique dite EPIC «explicit
parallel instruction computing».
Calcul sur 64 bits
Il s'agit d'un vrai 64 bits
autant pour les types de données que pour les entiers longs.
Une capacité importante
de mémoire principale.
Un espace virtuel considérable.
| Nom | Date | Horloge
MHz |
Bus bits | Transistors
Gravure |
Mémoire réelle adressable | Mémoire virtuelle adressable |
| 4004 | Nov 71 | 0,108 | 4 | 2300
10 µm |
640 octets | |
| 8008 | Jan 72 | 0,108 | 8 | 3500 | 16 Ko | |
| 8080 | Jan 74 | 2 | 8 | 6000
6 µm |
64 Ko | |
| 8086 | Août 78 | 5
puis 8, 10 |
16 | 29000
3 µm |
1 Mo | |
| 8088 | Juin 79 | 5
puis 8 |
8 | 29000
3 µm |
1 Mo | |
| 80286 | Fév 82 | 8
puis 10, 12 |
16 | 134000
1,5 µm |
16 Mo | 1 Go |
| 80386DX | Oct 85 | 16
puis 20, 25, 33 |
32 | 275000
1 µm |
4 Go | 64 To |
| 80386SX | Juin 88 | 16 puis 20 | 16 | 275000
1 µm |
4 Go | 64 To |
| 80486DX | Avr 89 | 25
puis 33,50 |
32 | 1,2 million
1 µm puis 0,8 mm à 50 MHz |
4 Go | 64 To |
| 80486SX | Avr 91 | 16 puis 20,25,33 | 32 | 1,185
million
0,8 µm |
4 Go | 64 To |
| Pentium | Mars 93 | 60 puis
66, 75, 90, 100, 130, 133, 150, 166 |
32 | 3,1 million
0,8 µm |
4 Go | 64 To |
| Pentium Pro | Mars 95 | 150 puis
180, 200 |
64 | 5,5 million
0,32 µm |
4 Go | 64 To |
| Pentium IV | 2000 | 1500 à 2800 | 64 | 42 millions
0,15 µm puis 0,13 µm |
4 Go | 64 To |
Performances relatives des processeurs 386 Intel
L'indice iComp est construit avec des résultats de bancs d'essais qu'Intel a utilisé pour évaluer ses processeurs. L'indice de référence 100 est donné au processeur 486 SX à 25 MHz (un 486 sans coprocesseur arithmétique intégré), qui était donné pour 20 Mips. Les autres indices sont calculés par rapport à lui.
Pentium/66 : 565
486 DX2/66 : 297
486 DX/50 : 249
486 DX2/50 : 231
486 DX/33 : 166
486 SX/33 : 136
486 DX/25 : 122
486 SX/25 : 100
486 SX/20 : 78
386 DX/33 : 68
386 DX/25 : 49
386 SX/25 : 39
386 SX/20 : 32
Motorola Corporation, à la différence d'Intel, n'a pas pour seule activité les circuits intégrés, processeurs, mémoires et circuits annexes. Cette société est très présente dans d'autres domaines de l'électronique, les téléphones notamment.
Les processeurs de Motorola ont
été :
| Nom | Année | Registres | Bus
Données |
Bus
Adresses |
Commentaires |
| 6800 | 1974 | 8b | 8b | 64 Ko | 1 registre
de données, 2 registres d'index, 1 pointeur
4000 transistors, une alim. 5V |
| 6809 | 1976 | 8b | 8b | 64 Ko | arithmétique 16 bits, 2 MHz. |
| 68000 | 1979 | 32b | 16b | 16 Mo | 2 Mips |
| 68008 | 1982 | 32b | 8b | 4 Mo | bas de gamme (cf. 8088 Intel) |
| 68010 | 1983 | 32 | 16 | 16 Mo | mémoire virtuelle |
| 68012 | 1983 | 32 | 16 | 2 Go | 68010 étendu |
| 68020 | 1984 | 32 | 32 | 4 Go | UC 32 bits, 200000 transistors, techn. CMOS 1,7 µm, 8MHz, 12,5 MHz, 16,7 MHz, 20 MHz, 17 registres, pipeline, cache 256 octets, pagination. |
| 68030 | 1987 | 32 | 32 | 4 Go | 300000 transistors, UGM intégrée. |
| 88000 | 1988 | annonce de ce Risc, sans suite. | |||
| 68040 | 1990 | 32 | 32 | 4 Go | 1200000 transistors, 25 MHz puis 50 MHz, 20 MIPS, unité flottante, caches de Harvard, disponible en 1991. |
| 68060 | 1994 | 32 | 32 | 4 Go | 2,5 millions de transistors, techn. CMOS 0.5µm? métallisation 3 couches, 223 broches, superscalaire à deux unités. |
Motorola ne fabrique plus de microprocesseurs nouveaux exclusifs.
La gamme PowerPC est commune à Motorola sous les noms MPC6xx (MotorolaPC) et à IBM sous les noms PPC6xx (PowerPC).
La concurrence en 1999.
Les producteurs de microprocesseurs sont aujourd'hui nombreux :
Texas Instruments ne produit
que des processeurs de traitement du signal .